一 单位概况
西安邮电学院ASIC设计中心是信息产业部重点实验室、国家集成电路设计西安产业化基地西安邮电学院工程技术研究中心。该中心率先在国内开展SDH专用芯片的设计研究工作。目前承担的项目有：
·国家“863”计划课题“宽带电路交换核心芯片开发”（课题编号：2003AA1Z1190，课题经费：360万元）
·国家“十五”科技攻关计划课题“40G SDH（STM-256）光纤通信设备与系统关键ASIC开发”（课题编号：2002BA106B06，课题经费：240万元）
·国家自然基金重大研究计划项目“用于系统芯片验证的证明引擎研究”（基金编号：90207015，课题经费：30万元）
西安邮电学院ASIC设计中心在中国科学院沈绪榜院士和中国工程院赵梓森院士的指导下，专注于SDH专用芯片设计、系统芯片和嵌入式系统开发研究工作，培养出多名博士后、博士和硕士研究生，形成了国内一流的通信专用集成电路设计开发研究队伍。
二 项目概况
“2.5 Gb/s超高速串行收发器芯片及IP核开发”项目的研究目标为：设计开发能够提供2.5 Gbps串行接口的超高速收发器CMOS芯片及其IP核。芯片内置622Mbps、1.25Gbps、2.5Gbps兼容时钟/数据恢复器并支持PCML接口，具有1:16串并/并串变换、多通道集成、内建自测试等功能。芯片采用0.18um CMOS工艺，单通道功耗小于180mW(附芯片框图)。
完成本项目预期会在以下几个方面进行技术创新，申请国内外发明专利：
·多路复用器结构及其实现电路       ·高速锁相环及其实现电路
·插值解码判决和解复用电路            ·高速时钟、数据恢复电路
·高精度基准电路                                ·接收均衡和发送预加重电路
·低功耗设计技术
本项目预算总经费为800万元，主要用于项目成果的产业化。
为完成本项目并实现其产业化，我们愿与各相关企业、科研机构在资金、技术、人才、设备、市场、服务等领域进行多种形式的合作。
三 市场分析
从全球范围讲，信息技术特别是宽带业务的发展带来了对高速串行收发器芯片的巨大市场需求。开发具有自主知识产权的高性能串行收发器芯片及IP核，打破国外对高端路由器、交换器芯片的垄断，不仅能够直接（间接）大幅度降低通信、网络设备成本，产生显著的经济效益，还能带来巨大的社会效益。
四 联系方式
   邮编：   710061
   地址：   西安市长安南路563号
   联系人： 蒋林
   电话：   (029)85383410
   传真：   (029)85383410
   E_mail：  jl@xiyou.edu.cn
 

(省外事交流中心 2004.12.10)